home *** CD-ROM | disk | FTP | other *** search
/ AmigActive 10 / AACD 10.iso / AACD / Games / MAME / src / cpu / m6502 / t65c02.c < prev    next >
C/C++ Source or Header  |  2000-04-18  |  18KB  |  358 lines
  1. /*****************************************************************************
  2.  *
  3.  *     tbl65c02.c
  4.  *     65c02 opcode functions and function pointer table
  5.  *
  6.  *     Copyright (c) 1998,1999,2000 Juergen Buchmueller, all rights reserved.
  7.  *
  8.  *     - This source code is released as freeware for non-commercial purposes.
  9.  *     - You are free to use and redistribute this code in modified or
  10.  *       unmodified form, provided you list me in the credits.
  11.  *     - If you modify this source code, you must add a notice to each modified
  12.  *       source file that it has been changed.  If you're a nice person, you
  13.  *       will clearly mark each change too.  :)
  14.  *     - If you wish to use this for commercial purposes, please contact me at
  15.  *       pullmoll@t-online.de
  16.  *     - The author of this copywritten work reserves the right to change the
  17.  *       terms of its usage and license at any time, including retroactively
  18.  *     - This entire notice must remain in the source code.
  19.  *
  20.  *****************************************************************************/
  21.  
  22. #undef    OP
  23. #define OP(nn) INLINE void m65c02_##nn(void)
  24.  
  25. /*****************************************************************************
  26.  *****************************************************************************
  27.  *
  28.  *     overrides for 65C02 opcodes
  29.  *
  30.  *****************************************************************************
  31.  * op     temp      cycles             rdmem     opc  wrmem   ********************/
  32. #define m65c02_00 m6502_00                                    /* 7 BRK */
  33. #define m65c02_20 m6502_20                                    /* 6 JSR ABS */
  34. #define m65c02_40 m6502_40                                    /* 6 RTI */
  35. #define m65c02_60 m6502_60                                    /* 6 RTS */
  36. OP(80) { int tmp;                             BRA(1);      } /* 2 BRA */
  37. #define m65c02_a0 m6502_a0                                    /* 2 LDY IMM */
  38. #define m65c02_c0 m6502_c0                                    /* 2 CPY IMM */
  39. #define m65c02_e0 m6502_e0                                    /* 2 CPX IMM */
  40.  
  41. #define m65c02_10 m6502_10                                    /* 2 BPL */
  42. #define m65c02_30 m6502_30                                    /* 2 BMI */
  43. #define m65c02_50 m6502_50                                    /* 2 BVC */
  44. #define m65c02_70 m6502_70                                    /* 2 BVS */
  45. #define m65c02_90 m6502_90                                    /* 2 BCC */
  46. #define m65c02_b0 m6502_b0                                    /* 2 BCS */
  47. #define m65c02_d0 m6502_d0                                    /* 2 BNE */
  48. #define m65c02_f0 m6502_f0                                    /* 2 BEQ */
  49.  
  50. #define m65c02_01 m6502_01                                    /* 6 ORA IDX */
  51. #define m65c02_21 m6502_21                                    /* 6 AND IDX */
  52. #define m65c02_41 m6502_41                                    /* 6 EOR IDX */
  53. #define m65c02_61 m6502_61                                    /* 6 ADC IDX */
  54. #define m65c02_81 m6502_81                                    /* 6 STA IDX */
  55. #define m65c02_a1 m6502_a1                                    /* 6 LDA IDX */
  56. #define m65c02_c1 m6502_c1                                    /* 6 CMP IDX */
  57. #define m65c02_e1 m6502_e1                                    /* 6 SBC IDX */
  58.  
  59. #define m65c02_11 m6502_11                                    /* 5 ORA IDY; */
  60. #define m65c02_31 m6502_31                                    /* 5 AND IDY; */
  61. #define m65c02_51 m6502_51                                    /* 5 EOR IDY; */
  62. #define m65c02_71 m6502_71                                    /* 5 ADC IDY; */
  63. #define m65c02_91 m6502_91                                    /* 6 STA IDY; */
  64. #define m65c02_b1 m6502_b1                                    /* 5 LDA IDY; */
  65. #define m65c02_d1 m6502_d1                                    /* 5 CMP IDY; */
  66. #define m65c02_f1 m6502_f1                                    /* 5 SBC IDY; */
  67.  
  68. #define m65c02_02 m6502_02                                    /* 2 ILL */
  69. #define m65c02_22 m6502_22                                    /* 2 ILL */
  70. #define m65c02_42 m6502_42                                    /* 2 ILL */
  71. #define m65c02_62 m6502_62                                    /* 2 ILL */
  72. #define m65c02_82 m6502_82                                    /* 2 ILL */
  73. #define m65c02_a2 m6502_a2                                    /* 2 LDX IMM */
  74. #define m65c02_c2 m6502_c2                                    /* 2 ILL */
  75. #define m65c02_e2 m6502_e2                                    /* 2 ILL */
  76.  
  77. #ifndef CORE_M65CE02
  78. OP(12) { int tmp; m6502_ICount -= 3; RD_ZPI; ORA;          } /* 3 ORA ZPI */
  79. OP(32) { int tmp; m6502_ICount -= 3; RD_ZPI; AND;          } /* 3 AND ZPI */
  80. OP(52) { int tmp; m6502_ICount -= 3; RD_ZPI; EOR;          } /* 3 EOR ZPI */
  81. OP(72) { int tmp; m6502_ICount -= 3; RD_ZPI; ADC;          } /* 3 ADC ZPI */
  82. OP(92) { int tmp; m6502_ICount -= 4;         STA; WR_ZPI; } /* 3 STA ZPI */
  83. OP(b2) { int tmp; m6502_ICount -= 3; RD_ZPI; LDA;          } /* 3 LDA ZPI */
  84. OP(d2) { int tmp; m6502_ICount -= 3; RD_ZPI; CMP;          } /* 3 CMP ZPI */
  85. OP(f2) { int tmp; m6502_ICount -= 3; RD_ZPI; SBC;          } /* 3 SBC ZPI */
  86. #endif
  87.  
  88. #define m65c02_03 m6502_03                                    /* 2 ILL */
  89. #define m65c02_23 m6502_23                                    /* 2 ILL */
  90. #define m65c02_43 m6502_43                                    /* 2 ILL */
  91. #define m65c02_63 m6502_63                                    /* 2 ILL */
  92. #define m65c02_83 m6502_83                                    /* 2 ILL */
  93. #define m65c02_a3 m6502_a3                                    /* 2 ILL */
  94. #define m65c02_c3 m6502_c3                                    /* 2 ILL */
  95. #define m65c02_e3 m6502_e3                                    /* 2 ILL */
  96.  
  97. #define m65c02_13 m6502_13                                    /* 2 ILL */
  98. #define m65c02_33 m6502_33                                    /* 2 ILL */
  99. #define m65c02_53 m6502_53                                    /* 2 ILL */
  100. #define m65c02_73 m6502_73                                    /* 2 ILL */
  101. #define m65c02_93 m6502_93                                    /* 2 ILL */
  102. #define m65c02_b3 m6502_b3                                    /* 2 ILL */
  103. #define m65c02_d3 m6502_d3                                    /* 2 ILL */
  104. #define m65c02_f3 m6502_f3                                    /* 2 ILL */
  105.  
  106. OP(04) { int tmp; m6502_ICount -= 3; RD_ZPG; TSB; WB_EA;  } /* 3 TSB ZPG */
  107. #define m65c02_24 m6502_24                                    /* 3 BIT ZPG */
  108. #define m65c02_44 m6502_44                                    /* 2 ILL */
  109. OP(64) { int tmp; m6502_ICount -= 2;         STZ; WR_ZPG; } /* 3 STZ ZPG */
  110. #define m65c02_84 m6502_84                                    /* 3 STY ZPG */
  111. #define m65c02_a4 m6502_a4                                    /* 3 LDY ZPG */
  112. #define m65c02_c4 m6502_c4                                    /* 3 CPY ZPG */
  113. #define m65c02_e4 m6502_e4                                    /* 3 CPX ZPG */
  114.  
  115. OP(14) { int tmp; m6502_ICount -= 3; RD_ZPG; TRB; WB_EA;  } /* 3 TRB ZPG */
  116. OP(34) { int tmp; m6502_ICount -= 4; RD_ZPX; BIT;          } /* 4 BIT ZPX */
  117. #define m65c02_54 m6502_54                                    /* 2 ILL */
  118. OP(74) { int tmp; m6502_ICount -= 4;         STZ; WR_ZPX; } /* 4 STZ ZPX */
  119. #define m65c02_94 m6502_94                                    /* 4 STY ZPX */
  120. #define m65c02_b4 m6502_b4                                    /* 4 LDY ZPX */
  121. #define m65c02_d4 m6502_d4                                    /* 2 ILL */
  122. #define m65c02_f4 m6502_f4                                    /* 2 ILL */
  123.  
  124. #define m65c02_05 m6502_05                                    /* 3 ORA ZPG */
  125. #define m65c02_25 m6502_25                                    /* 3 AND ZPG */
  126. #define m65c02_45 m6502_45                                    /* 3 EOR ZPG */
  127. #define m65c02_65 m6502_65                                    /* 3 ADC ZPG */
  128. #define m65c02_85 m6502_85                                    /* 3 STA ZPG */
  129. #define m65c02_a5 m6502_a5                                    /* 3 LDA ZPG */
  130. #define m65c02_c5 m6502_c5                                    /* 3 CMP ZPG */
  131. #define m65c02_e5 m6502_e5                                    /* 3 SBC ZPG */
  132.  
  133. #define m65c02_15 m6502_15                                    /* 4 ORA ZPX */
  134. #define m65c02_35 m6502_35                                    /* 4 AND ZPX */
  135. #define m65c02_55 m6502_55                                    /* 4 EOR ZPX */
  136. #define m65c02_75 m6502_75                                    /* 4 ADC ZPX */
  137. #define m65c02_95 m6502_95                                    /* 4 STA ZPX */
  138. #define m65c02_b5 m6502_b5                                    /* 4 LDA ZPX */
  139. #define m65c02_d5 m6502_d5                                    /* 4 CMP ZPX */
  140. #define m65c02_f5 m6502_f5                                    /* 4 SBC ZPX */
  141.  
  142. #define m65c02_06 m6502_06                                    /* 5 ASL ZPG */
  143. #define m65c02_26 m6502_26                                    /* 5 ROL ZPG */
  144. #define m65c02_46 m6502_46                                    /* 5 LSR ZPG */
  145. #define m65c02_66 m6502_66                                    /* 5 ROR ZPG */
  146. #define m65c02_86 m6502_86                                    /* 3 STX ZPG */
  147. #define m65c02_a6 m6502_a6                                    /* 3 LDX ZPG */
  148. #define m65c02_c6 m6502_c6                                    /* 5 DEC ZPG */
  149. #define m65c02_e6 m6502_e6                                    /* 5 INC ZPG */
  150.  
  151. #define m65c02_16 m6502_16                                    /* 6 ASL ZPX */
  152. #define m65c02_36 m6502_36                                    /* 6 ROL ZPX */
  153. #define m65c02_56 m6502_56                                    /* 6 LSR ZPX */
  154. #define m65c02_76 m6502_76                                    /* 6 ROR ZPX */
  155. #define m65c02_96 m6502_96                                    /* 4 STX ZPY */
  156. #define m65c02_b6 m6502_b6                                    /* 4 LDX ZPY */
  157. #define m65c02_d6 m6502_d6                                    /* 6 DEC ZPX */
  158. #define m65c02_f6 m6502_f6                                    /* 6 INC ZPX */
  159.  
  160. OP(07) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(0);WB_EA;} /* 5 RMB0 ZPG */
  161. OP(27) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(2);WB_EA;} /* 5 RMB2 ZPG */
  162. OP(47) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(4);WB_EA;} /* 5 RMB4 ZPG */
  163. OP(67) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(6);WB_EA;} /* 5 RMB6 ZPG */
  164. OP(87) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(0);WB_EA;} /* 5 SMB0 ZPG */
  165. OP(a7) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(2);WB_EA;} /* 5 SMB2 ZPG */
  166. OP(c7) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(4);WB_EA;} /* 5 SMB4 ZPG */
  167. OP(e7) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(6);WB_EA;} /* 5 SMB6 ZPG */
  168.  
  169. OP(17) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(1);WB_EA;} /* 5 RMB1 ZPG */
  170. OP(37) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(3);WB_EA;} /* 5 RMB3 ZPG */
  171. OP(57) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(5);WB_EA;} /* 5 RMB5 ZPG */
  172. OP(77) { int tmp; m6502_ICount -= 5; RD_ZPG; RMB(7);WB_EA;} /* 5 RMB7 ZPG */
  173. OP(97) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(1);WB_EA;} /* 5 SMB1 ZPG */
  174. OP(b7) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(3);WB_EA;} /* 5 SMB3 ZPG */
  175. OP(d7) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(5);WB_EA;} /* 5 SMB5 ZPG */
  176. OP(f7) { int tmp; m6502_ICount -= 5; RD_ZPG; SMB(7);WB_EA;} /* 5 SMB7 ZPG */
  177.  
  178. #define m65c02_08 m6502_08                                    /* 3 PHP */
  179. #define m65c02_28 m6502_28                                    /* 4 PLP */
  180. #define m65c02_48 m6502_48                                    /* 3 PHA */
  181. #define m65c02_68 m6502_68                                    /* 4 PLA */
  182. #define m65c02_88 m6502_88                                    /* 2 DEY */
  183. #define m65c02_a8 m6502_a8                                    /* 2 TAY */
  184. #define m65c02_c8 m6502_c8                                    /* 2 INY */
  185. #define m65c02_e8 m6502_e8                                    /* 2 INX */
  186.  
  187. #define m65c02_18 m6502_18                                    /* 2 CLC */
  188. #define m65c02_38 m6502_38                                    /* 2 SEC */
  189. #define m65c02_58 m6502_58                                    /* 2 CLI */
  190. #define m65c02_78 m6502_78                                    /* 2 SEI */
  191. #define m65c02_98 m6502_98                                    /* 2 TYA */
  192. #define m65c02_b8 m6502_b8                                    /* 2 CLV */
  193. #define m65c02_d8 m6502_d8                                    /* 2 CLD */
  194. #define m65c02_f8 m6502_f8                                    /* 2 SED */
  195.  
  196. #define m65c02_09 m6502_09                                    /* 2 ORA IMM */
  197. #define m65c02_29 m6502_29                                    /* 2 AND IMM */
  198. #define m65c02_49 m6502_49                                    /* 2 EOR IMM */
  199. #define m65c02_69 m6502_69                                    /* 2 ADC IMM */
  200. OP(89) { int tmp; m6502_ICount -= 2; RD_IMM; BIT;          } /* 2 BIT IMM */
  201. #define m65c02_a9 m6502_a9                                    /* 2 LDA IMM */
  202. #define m65c02_c9 m6502_c9                                    /* 2 CMP IMM */
  203. #define m65c02_e9 m6502_e9                                    /* 2 SBC IMM */
  204.  
  205. #define m65c02_19 m6502_19                                    /* 4 ORA ABY */
  206. #define m65c02_39 m6502_39                                    /* 4 AND ABY */
  207. #define m65c02_59 m6502_59                                    /* 4 EOR ABY */
  208. #define m65c02_79 m6502_79                                    /* 4 ADC ABY */
  209. #define m65c02_99 m6502_99                                    /* 5 STA ABY */
  210. #define m65c02_b9 m6502_b9                                    /* 4 LDA ABY */
  211. #define m65c02_d9 m6502_d9                                    /* 4 CMP ABY */
  212. #define m65c02_f9 m6502_f9                                    /* 4 SBC ABY */
  213.  
  214. #define m65c02_0a m6502_0a                                    /* 2 ASL */
  215. #define m65c02_2a m6502_2a                                    /* 2 ROL */
  216. #define m65c02_4a m6502_4a                                    /* 2 LSR */
  217. #define m65c02_6a m6502_6a                                    /* 2 ROR */
  218. #define m65c02_8a m6502_8a                                    /* 2 TXA */
  219. #define m65c02_aa m6502_aa                                    /* 2 TAX */
  220. #define m65c02_ca m6502_ca                                    /* 2 DEX */
  221. #define m65c02_ea m6502_ea                                    /* 2 NOP */
  222.  
  223. OP(1a) {          m6502_ICount -= 2;         INA;          } /* 2 INA */
  224. OP(3a) {          m6502_ICount -= 2;         DEA;          } /* 2 DEA */
  225. OP(5a) {          m6502_ICount -= 3;         PHY;          } /* 3 PHY */
  226. OP(7a) {          m6502_ICount -= 4;         PLY;          } /* 4 PLY */
  227. #define m65c02_9a m6502_9a                                    /* 2 TXS */
  228. #define m65c02_ba m6502_ba                                    /* 2 TSX */
  229. OP(da) {          m6502_ICount -= 3;         PHX;          } /* 3 PHX */
  230. OP(fa) {          m6502_ICount -= 4;         PLX;          } /* 4 PLX */
  231.  
  232. #define m65c02_0b m6502_0b                                    /* 2 ILL */
  233. #define m65c02_2b m6502_2b                                    /* 2 ILL */
  234. #define m65c02_4b m6502_4b                                    /* 2 ILL */
  235. #define m65c02_6b m6502_6b                                    /* 2 ILL */
  236. #define m65c02_8b m6502_8b                                    /* 2 ILL */
  237. #define m65c02_ab m6502_ab                                    /* 2 ILL */
  238. #define m65c02_cb m6502_cb                                    /* 2 ILL */
  239. #define m65c02_eb m6502_eb                                    /* 2 ILL */
  240.  
  241. #define m65c02_1b m6502_1b                                    /* 2 ILL */
  242. #define m65c02_3b m6502_3b                                    /* 2 ILL */
  243. #define m65c02_5b m6502_5b                                    /* 2 ILL */
  244. #define m65c02_7b m6502_7b                                    /* 2 ILL */
  245. #define m65c02_9b m6502_9b                                    /* 2 ILL */
  246. #define m65c02_bb m6502_bb                                    /* 2 ILL */
  247. #define m65c02_db m6502_db                                    /* 2 ILL */
  248. #define m65c02_fb m6502_fb                                    /* 2 ILL */
  249.  
  250. OP(0c) { int tmp; m6502_ICount -= 2; RD_ABS; TSB; WB_EA;  } /* 4 TSB ABS */
  251. #define m65c02_2c m6502_2c                                    /* 4 BIT ABS */
  252. #define m65c02_4c m6502_4c                                    /* 3 JMP ABS */
  253. OP(6c) { int tmp; m6502_ICount -= 5; EA_IND; JMP;          } /* 5 JMP IND */
  254. #define m65c02_8c m6502_8c                                    /* 4 STY ABS */
  255. #define m65c02_ac m6502_ac                                    /* 4 LDY ABS */
  256. #define m65c02_cc m6502_cc                                    /* 4 CPY ABS */
  257. #define m65c02_ec m6502_ec                                    /* 4 CPX ABS */
  258.  
  259. OP(1c) { int tmp; m6502_ICount -= 4; RD_ABS; TRB; WB_EA;  } /* 4 TRB ABS */
  260. OP(3c) { int tmp; m6502_ICount -= 4; RD_ABX; BIT;          } /* 4 BIT ABX */
  261. #define m65c02_5c m6502_5c                                    /* 2 ILL */
  262. OP(7c) { int tmp; m6502_ICount -= 2; EA_IAX; JMP;          } /* 6 JMP IAX */
  263. OP(9c) { int tmp; m6502_ICount -= 4;         STZ; WR_ABS; } /* 4 STZ ABS */
  264. #define m65c02_bc m6502_bc                                    /* 4 LDY ABX */
  265. #define m65c02_dc m6502_dc                                    /* 2 ILL */
  266. #define m65c02_fc m6502_fc                                    /* 2 ILL */
  267.  
  268. #define m65c02_0d m6502_0d                                    /* 4 ORA ABS */
  269. #define m65c02_2d m6502_2d                                    /* 4 AND ABS */
  270. #define m65c02_4d m6502_4d                                    /* 4 EOR ABS */
  271. #define m65c02_6d m6502_6d                                    /* 4 ADC ABS */
  272. #define m65c02_8d m6502_8d                                    /* 4 STA ABS */
  273. #define m65c02_ad m6502_ad                                    /* 4 LDA ABS */
  274. #define m65c02_cd m6502_cd                                    /* 4 CMP ABS */
  275. #define m65c02_ed m6502_ed                                    /* 4 SBC ABS */
  276.  
  277. #define m65c02_1d m6502_1d                                    /* 4 ORA ABX */
  278. #define m65c02_3d m6502_3d                                    /* 4 AND ABX */
  279. #define m65c02_5d m6502_5d                                    /* 4 EOR ABX */
  280. #define m65c02_7d m6502_7d                                    /* 4 ADC ABX */
  281. #define m65c02_9d m6502_9d                                    /* 5 STA ABX */
  282. #define m65c02_bd m6502_bd                                    /* 4 LDA ABX */
  283. #define m65c02_dd m6502_dd                                    /* 4 CMP ABX */
  284. #define m65c02_fd m6502_fd                                    /* 4 SBC ABX */
  285.  
  286. #define m65c02_0e m6502_0e                                    /* 6 ASL ABS */
  287. #define m65c02_2e m6502_2e                                    /* 6 ROL ABS */
  288. #define m65c02_4e m6502_4e                                    /* 6 LSR ABS */
  289. #define m65c02_6e m6502_6e                                    /* 6 ROR ABS */
  290. #define m65c02_8e m6502_8e                                    /* 4 STX ABS */
  291. #define m65c02_ae m6502_ae                                    /* 4 LDX ABS */
  292. #define m65c02_ce m6502_ce                                    /* 6 DEC ABS */
  293. #define m65c02_ee m6502_ee                                    /* 6 INC ABS */
  294.  
  295. #define m65c02_1e m6502_1e                                    /* 7 ASL ABX */
  296. #define m65c02_3e m6502_3e                                    /* 7 ROL ABX */
  297. #define m65c02_5e m6502_5e                                    /* 7 LSR ABX */
  298. #define m65c02_7e m6502_7e                                    /* 7 ROR ABX */
  299. OP(9e) { int tmp; m6502_ICount -= 5;         STZ; WR_ABX; } /* 5 STZ ABX */
  300. #define m65c02_be m6502_be                                    /* 4 LDX ABY */
  301. #define m65c02_de m6502_de                                    /* 7 DEC ABX */
  302. #define m65c02_fe m6502_fe                                    /* 7 INC ABX */
  303.  
  304. OP(0f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(0);      } /* 5 BBR0 ZPG */
  305. OP(2f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(2);      } /* 5 BBR2 ZPG */
  306. OP(4f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(4);      } /* 5 BBR4 ZPG */
  307. OP(6f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(6);      } /* 5 BBR6 ZPG */
  308. OP(8f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(0);      } /* 5 BBS0 ZPG */
  309. OP(af) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(2);      } /* 5 BBS2 ZPG */
  310. OP(cf) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(4);      } /* 5 BBS4 ZPG */
  311. OP(ef) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(6);      } /* 5 BBS6 ZPG */
  312.  
  313. OP(1f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(1);      } /* 5 BBR1 ZPG */
  314. OP(3f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(3);      } /* 5 BBR3 ZPG */
  315. OP(5f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(5);      } /* 5 BBR5 ZPG */
  316. OP(7f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBR(7);      } /* 5 BBR7 ZPG */
  317. OP(9f) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(1);      } /* 5 BBS1 ZPG */
  318. OP(bf) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(3);      } /* 5 BBS3 ZPG */
  319. OP(df) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(5);      } /* 5 BBS5 ZPG */
  320. OP(ff) { int tmp; m6502_ICount -= 5; RD_ZPG; BBS(7);      } /* 5 BBS7 ZPG */
  321.  
  322. static void (*insn65c02[0x100])(void) = {
  323.     m65c02_00,m65c02_01,m65c02_02,m65c02_03,m65c02_04,m65c02_05,m65c02_06,m65c02_07,
  324.     m65c02_08,m65c02_09,m65c02_0a,m65c02_0b,m65c02_0c,m65c02_0d,m65c02_0e,m65c02_0f,
  325.     m65c02_10,m65c02_11,m65c02_12,m65c02_13,m65c02_14,m65c02_15,m65c02_16,m65c02_17,
  326.     m65c02_18,m65c02_19,m65c02_1a,m65c02_1b,m65c02_1c,m65c02_1d,m65c02_1e,m65c02_1f,
  327.     m65c02_20,m65c02_21,m65c02_22,m65c02_23,m65c02_24,m65c02_25,m65c02_26,m65c02_27,
  328.     m65c02_28,m65c02_29,m65c02_2a,m65c02_2b,m65c02_2c,m65c02_2d,m65c02_2e,m65c02_2f,
  329.     m65c02_30,m65c02_31,m65c02_32,m65c02_33,m65c02_34,m65c02_35,m65c02_36,m65c02_37,
  330.     m65c02_38,m65c02_39,m65c02_3a,m65c02_3b,m65c02_3c,m65c02_3d,m65c02_3e,m65c02_3f,
  331.     m65c02_40,m65c02_41,m65c02_42,m65c02_43,m65c02_44,m65c02_45,m65c02_46,m65c02_47,
  332.     m65c02_48,m65c02_49,m65c02_4a,m65c02_4b,m65c02_4c,m65c02_4d,m65c02_4e,m65c02_4f,
  333.     m65c02_50,m65c02_51,m65c02_52,m65c02_53,m65c02_54,m65c02_55,m65c02_56,m65c02_57,
  334.     m65c02_58,m65c02_59,m65c02_5a,m65c02_5b,m65c02_5c,m65c02_5d,m65c02_5e,m65c02_5f,
  335.     m65c02_60,m65c02_61,m65c02_62,m65c02_63,m65c02_64,m65c02_65,m65c02_66,m65c02_67,
  336.     m65c02_68,m65c02_69,m65c02_6a,m65c02_6b,m65c02_6c,m65c02_6d,m65c02_6e,m65c02_6f,
  337.     m65c02_70,m65c02_71,m65c02_72,m65c02_73,m65c02_74,m65c02_75,m65c02_76,m65c02_77,
  338.     m65c02_78,m65c02_79,m65c02_7a,m65c02_7b,m65c02_7c,m65c02_7d,m65c02_7e,m65c02_7f,
  339.     m65c02_80,m65c02_81,m65c02_82,m65c02_83,m65c02_84,m65c02_85,m65c02_86,m65c02_87,
  340.     m65c02_88,m65c02_89,m65c02_8a,m65c02_8b,m65c02_8c,m65c02_8d,m65c02_8e,m65c02_8f,
  341.     m65c02_90,m65c02_91,m65c02_92,m65c02_93,m65c02_94,m65c02_95,m65c02_96,m65c02_97,
  342.     m65c02_98,m65c02_99,m65c02_9a,m65c02_9b,m65c02_9c,m65c02_9d,m65c02_9e,m65c02_9f,
  343.     m65c02_a0,m65c02_a1,m65c02_a2,m65c02_a3,m65c02_a4,m65c02_a5,m65c02_a6,m65c02_a7,
  344.     m65c02_a8,m65c02_a9,m65c02_aa,m65c02_ab,m65c02_ac,m65c02_ad,m65c02_ae,m65c02_af,
  345.     m65c02_b0,m65c02_b1,m65c02_b2,m65c02_b3,m65c02_b4,m65c02_b5,m65c02_b6,m65c02_b7,
  346.     m65c02_b8,m65c02_b9,m65c02_ba,m65c02_bb,m65c02_bc,m65c02_bd,m65c02_be,m65c02_bf,
  347.     m65c02_c0,m65c02_c1,m65c02_c2,m65c02_c3,m65c02_c4,m65c02_c5,m65c02_c6,m65c02_c7,
  348.     m65c02_c8,m65c02_c9,m65c02_ca,m65c02_cb,m65c02_cc,m65c02_cd,m65c02_ce,m65c02_cf,
  349.     m65c02_d0,m65c02_d1,m65c02_d2,m65c02_d3,m65c02_d4,m65c02_d5,m65c02_d6,m65c02_d7,
  350.     m65c02_d8,m65c02_d9,m65c02_da,m65c02_db,m65c02_dc,m65c02_dd,m65c02_de,m65c02_df,
  351.     m65c02_e0,m65c02_e1,m65c02_e2,m65c02_e3,m65c02_e4,m65c02_e5,m65c02_e6,m65c02_e7,
  352.     m65c02_e8,m65c02_e9,m65c02_ea,m65c02_eb,m65c02_ec,m65c02_ed,m65c02_ee,m65c02_ef,
  353.     m65c02_f0,m65c02_f1,m65c02_f2,m65c02_f3,m65c02_f4,m65c02_f5,m65c02_f6,m65c02_f7,
  354.     m65c02_f8,m65c02_f9,m65c02_fa,m65c02_fb,m65c02_fc,m65c02_fd,m65c02_fe,m65c02_ff
  355. };
  356.  
  357.  
  358.